Bild: IDTech

Halbleiter sind die entscheidende Komponente, um das digitale Leben zu ermöglichen. Ihre Entwicklung hat einen weiten Weg zurückgelegt. 1971 hatte der Intel 4004, der erste Ein-Chip-Prozessor, gerade einmal 2.250 Transistoren. 2022 hat der modernste Prozessor über 50 Milliarden Transistoren. Der Fortschritt hat jedoch seinen Preis - sowohl die Entwicklungs- als auch die Produktionskosten sind so stark gestiegen, dass die Industrie nach einer alternativen Lösung sucht, um die Kosten zu senken und gleichzeitig weiterhin fortschrittliche Produkte zu liefern. Hinzu kommen die Nachfrage nach kleineren Geräten, die Notwendigkeit einer kompakten Integration heterogener Komponenten und die Notwendigkeit einer höheren Verbindungsdichte, weshalb das moderne Halbleiter-Packaging in den Mittelpunkt gerückt ist.

Der Inhalt dieses Artikels stammt aus dem kürzlich veröffentlichten Marktforschungsbericht von IDTechEx, Fortschrittliche Halbleiterverpackung 2023-2033. Die in dem Bericht behandelten Anwendungen für fortschrittliche Halbleiter-Packaging-Technologien gehen über Rechenzentren hinaus und umfassen auch autonome Fahrzeuge, 5G&6G und Unterhaltungselektronik.

Bei der Entwicklung eines hoch energieeffizienten Systems für HPC-Anwendungen (High Performance Computing) und Rechenzentren gibt es drei Trends in Bezug auf Si: mehr Transistoren, mehr Speicher und mehr Verbindungen zwischen dem Logik-IC und dem Speicher. Mehr Transistoren würden neben vielen anderen Herausforderungen ein Chipdesign erfordern, das über die Reticle-Grenze hinausgeht, was den Rahmen des fortschrittlichen Halbleiter-Packaging sprengt. Andererseits können mehr Speicher, die durch On-Chip-Speicher mit hoher Bandbreite sowie durch eine grössere Anzahl von E/As erreicht werden können, und mehr Verbindungen zwischen dem Logik-IC und dem Speicher durch fortschrittliche Halbleitergehäusetechnologien realisiert werden.

Neben technologischen Verbesserungen ist auch das Kostenmanagement weiterhin ein wichtiges Thema in diesem Bereich. Das Chiplet-Design hat sich als ein Weg herauskristallisiert, der dem Anbieter hilft, ein Gleichgewicht zwischen Kosten und Leistung zu finden. Das Chiplet-Design ist ein modularer Ansatz für den Aufbau von Prozessoren. Mit dem Chiplet-Design können verschiedene Dies/Chips unter Verwendung des am besten geeigneten Prozessknotens erstellt werden, wodurch die Gesamtkosten des Geräts gesenkt werden, da der (teure!) modernste Prozessknoten nicht für unnötige Teile verwendet wird. Ein weiterer Grund für das Chiplet-Design ist der Bedarf an mehr E/A. Das Packaging von E/A-Dies wie SerDes, PCIEs, Speicher-E/A usw. auf demselben Modul mit Verarbeitungseinheiten, die 2,5D- oder eine gleichwertige Halbleiter-Packaging-Technologie verwenden, ermöglicht eine höhere E/A-Anzahl in einem System. Das fortschrittliche 2,5D-Halbleiter-Packaging ist die einzige heute verfügbare Technologie, die Sub-Micron-Routing ermöglicht.

Aktuelle Anwendungsfälle und zukünftige Entwicklungstrends

Werfen wir einen Blick auf einige der aktuellsten kommerziellen Produkte, bei denen fortschrittliche Halbleiter-Packaging-Technologien zum Einsatz kommen oder kommen werden. Nehmen wir als Beispiel die Einführung von Server-CPUs. Während die meisten aktuellen Server-CPUs auf monolithischen SoCs (System on Chip) basieren, kündigte Intel für 2021 an, dass seine Server-CPU der nächsten Generation, Sapphire Rapids, auf einem Vier-Chip-Modul basieren wird, das über die Embedded Multi-die Interconnect Bridge (EMIB) miteinander verbunden ist. EMIB ist Intels fortschrittliche 2,5D-Halbleitergehäuse-Lösung. In der Zwischenzeit nutzt AMD die Möglichkeiten der fortschrittlichen 3D-Halbleitergehäusetechnologien, um einen Cache-Die direkt auf den Prozessor zu stapeln, um die Leistung seiner neuesten Server-CPU Milan-X (Produkte, die im März 2022 auf den Markt kommen) zu steigern. AMD behauptet, dass das 3D-Gehäuse eine mehr als 200-fache Interconnect-Dichte im Vergleich zum regulären 2D-Gehäuse ermöglicht. Da sowohl der erste als auch der zweite führende Anbieter von Server-CPUs fortschrittliche Halbleiter-Gehäusetechnologien in ihren neuesten, hochmodernen Produkten verwenden, ist davon auszugehen, dass der Einsatz fortschrittlicher Halbleiter-Gehäusetechnologien in diesem Bereich nur noch zunehmen wird. Neben Server-CPUs wird die fortschrittliche Halbleiter-Packaging-Technologie auch für andere Komponenten im Rechenzentrum, wie z. B. Beschleuniger, eingesetzt. So verwendet NVidia beispielsweise seit 2016 die 2,5D-Gehäusetechnologie von TSMC - CoWoS (Chip on Wafer on Substrate) - für seine High-End-GPU-Beschleuniger.

Obwohl bereits mehrere kommerzielle High-End-Produkte 2,5D-Halbleitergehäusetechnologien verwenden, laufen derzeit zahlreiche Entwicklungsinitiativen, um die Leistung solcher Geräte weiter zu verbessern und die Gehäusegrösse zu erweitern, um zusätzliche Komponenten unterzubringen. Die Entwicklung wird über die 2,5D-Integration hinausgehen. Letztendlich wird eine vollständige 3D-Integration angestrebt, bei der viele Logik-ICs und Speicher physisch übereinander angeordnet sind. Der Weg dorthin ist jedoch keineswegs einfach. Das Wärmemanagement und die Herstellung stehen vor mehreren Problemen, die noch überwunden werden müssen.

Und schliesslich werden angesichts des weltweit wachsenden Bedarfs an Rechenzentren die Fortschritte bei den fortschrittlichen Halbleiter-Packaging-Technologien, die für die nächste Generation integrierter Schaltkreise (ICs) für Hochleistungscomputeranwendungen entscheidend sind, einen erheblichen Einfluss auf den Markt haben.



Der Online-Stellenmarkt für ICT Professionals